화면을 준비하고 있습니다.

3D NAND 적층

3D NAND stack

3D NAND

3D NAND 적층은 메모리 셀을 여러 높이에 배치하도록 층을 반복 형성한 구조이다.

설명

평면 치수만 줄이는 대신 수직 방향을 활용해 저장 밀도를 높인다. 반복되는 막의 두께·응력·계면 차이가 쌓이므로 전체 높이와 구조 안정성을 관리해야 한다.

하나의 안에서 셀 구조를 여러 높이로 만드는 것과 완성된 메모리 를 포개는 패키징은 다른 제조 수준이다.

웨이퍼

웨이퍼는 여러 회로를 함께 가공하는 기판이다.

다이

다이는 웨이퍼 위에서 개별 칩으로 분리되는 회로 단위이다.

3D NAND 적층은 내부의 셀 구조를 수직으로 배열하는 공정이다.

다이

다이는 웨이퍼 위에서 개별 칩으로 분리되는 회로 단위이다.

웨이퍼는 여러 회로를 함께 가공하는 기판이다.

다이는 웨이퍼 위에서 개별 칩으로 분리되는 회로 단위이다.

기생 정전용량은 의도한 회로 소자 외의 구조 사이에서도 전하가 저장되는 효과이다.