화면을 준비하고 있습니다.

전이 지연 결함

Transition delay fault

전이 지연 결함은 특정 지점의 0→1 또는 1→0 변화가 허용 시간보다 늦는다고 가정한 모델이다.

설명

전이를 일으킨 뒤 정해진 시간 안에 응답이 도착했는지 관찰한다. 느린 조건에서 논리값이 맞아도 빠른 캡처에서는 실패할 수 있다.

정적 시험을 통과해도 지연 모델의 검출 결과는 별도다. 캡처 시간 조건을 함께 보아야 한다.

고정 결함

고정 결함은 회로의 특정 논리 지점이 항상 0 또는 항상 1인 것처럼 동작한다고 가정한 결함 모델이다.

값의 정확성과 변화 속도의 정확성은 서로 다른 축이다.

고정 결함은 회로의 특정 논리 지점이 항상 0 또는 항상 1인 것처럼 동작한다고 가정한 결함 모델이다.

DUT는 현재 시험 대상으로 연결한 소자나 칩, 패키지 등을 뜻한다.

기능 시험은 정해진 입력에 대해 DUT가 요구된 동작과 출력을 수행하는지 확인하는 시험이다.